| 摘要: |
| 分析了两级DBF收发全数字阵列雷达的结构特点,并针对此类雷达提出了一种实时信号处理机设计方案。文中设计了硬件平台设计方法和实施方案,以及处理算法在该硬件平台上的映射方法和数据流映射方法;最后通过外场试验,验证该实时信号处理机的实际性能。该处理机系统具有可扩展、可重构的特点,可以很好地满足DBF收发全数字相控阵雷达的模块化、可扩展的任务需求。 |
| 关键词: 实时信号处理机 数字阵列雷达 两级DBF 数字信号处理器 |
| DOI: |
| 分类号: |
| 基金项目:总装十五预研基金(No.41307050601A) |
|
|
|
|
|
|
| Abstract: |
|
| Key words: |